Toevallig geen experts in System Generator/Simulink of desnoods VHDL die hier rondwandelen? zit wat in de knoei met multirate systemen in sysgen (kan misschien opgelost worden door meerdere CE pinnen en die dan in Xilinx ISE te assignen)